EDA
LOMICRO致力于为设计公司提供独具特色的EDA软件，帮助客户提高设计流程效率和产品质量
IDesignSpec帮助IP/SoC 设计架构师和工程师为寄存器创建可执行规范，并自动生成软件团队和硬件团队的可使用的输出文件。简单的word、Excel，LibreOffice 或text等基于行业标准格式SystemRDL,RALF或IP-XACT 来管理register的规格。可以很容易的获取特殊寄存器、信号、中断等信息，并且生成可综合的RTL，UVM模型，C/C++ hearder，HTML或PDF。
第一个商用的形式化约束编译器工具，它可以自动为任何层次结构和SoC的任何模式生成SDC，从而大大缩短了时序收敛周期。提供了一种直观的方法，可以自动编译和管理针对于不同设计的sign off质量级别的、构造及正确的时间约束文件，且工具已经通过ISO2626认证
专业的位流分析工具，适用于VVC, AV1, VP9, HEVC/H265,AVC / H264和MPEG2视频编解码。 可视化分析和调试有助于减少开发时间，以构建高效的视频产品。Video Codec Analyzer (VCA)帮助编解码器开发人员和验证工程师减少开发下一代高质量和高效视频解码器和编码器的时间和成本，易于使用的高级功能
RTL Level就对整个设计的布局做一个规划，根据功耗，时序和布线拥挤度的要求，来对RTL 级别的设计进行调整，更方便后端流程的实现。
越来越多公司开始采用C++编写参考模型，尤其是对算法要求较高的CPU/GPU/AI/DSP等整数和浮点设计，都会有对应的C模型。对同一个功能模块，用不同的语言，由不同的人员分别实现，可以尽量避免犯同样的设计错误。然后通过co-simulation，比较两个实现的功能是否一致来发现设计中的问题。通常这种测试方法结合UVM框架下实现。
SmartTDA芯片测试大数据分析工具，永久授权15万元，火热促销中
拥有创新独特且具有专有的<可配置化暨管线式架构>内存测试与累加式内存修复的核心技术，并提供实时性的技术支持服务。 透过紧密合作，供应完整的解决方案，使客户建构优化的内存测试与修复方式
VisualSim Architect 是系统设计和验证的图 形化建模和仿真软件的网络系统，电子，半 导体和时间关键软件。这个基于模拟的解决 方案用于架构的快速探索，优化产品规格， 进行软件验证。 输出结果为设计者提供关于安全性、可靠 性、功能性、能量和性能的反馈
SimCluster为是一个分布式并行仿真环境，能够支持当前流行的所有仿真引擎，如VCS、IES、Questasim、Modelsim等，SimCluster能够支持RTL级、Gate门级以及SDF等文件输入，并将RTL/Gate Level仿真流程分布在3-10个CPU/GPU硬件加速卡中并行运行，从而实现了对系统仿真的加速
平台主要用于解决复杂FPGA设计中的跨时钟域问题。先进制程的发展和设计复杂度的增加，使得现在的芯片SOC/ASIC/FPGA可以在数百万甚至数千万门的非同步时钟设计运行在G级的速度。SoC 系统有多个设计接口，其中某些接口使用的标准是运行在不同时钟频率下面。.有些流行的串行接口内在的本质就是不同于整个SOC芯片的非同步设计。还有一个设计趋势是SOC中主要子模块运行在独立的时钟频率上以方便去消除时钟偏差（Clock Skew）而带来的设计问题
安全芯片版图保护电路的自动布线工具和自动检测工具ShieldRoute，采用独到的安全算法自动生成保护布线和结果自动检测，其内含检测机制检测布线电路的可靠性，该保护布线与用户自行设计的检测电路一起共同构建安全壁垒。工具支持针对单个以及多个布线区域一次完成布线，解决了传统手工方式的繁琐和易出错性。
软件是目前业内唯一的突破性调试诊断工具。它突破以往Debug过程当中需要大量人工参与的传统方法，创新型的提出了全自动化的设计分析（包括RTL，Netlist等混合层次），自动定位Root Error，精确定位到导致功能错误的代码行，提出修改参考等方法模块。需要强调的是，在这个过程当中不需要执行基于仿真结构或者形式验证结果，根据设计结构和行为，几乎不需要工程师的参与，是真正的全自动化测试定位工具
部分产品的客户反馈
"We are excited to work with Avery to help automotive engineers develop safer systems quicker through the industry’s first integrated CAN FD soft IP core and VIP package"
"We used OnPoint on both simulation failures and formal verification assertion failures. In both cases, we found OnPoint’s results very valuable because they pointed us to the bug location and allowed us to quickly make a fix and move on."
“ Mirabilis Design’s focus on providing tools for FPGA architects to increase confidence in the architecture and eliminate design bottlenecks aligns with the goals of our ESL Initiative. Virtual prototyping of FPGA platforms using VisualSim can enable customers to optimize their specification to achieve the required performance, minimize system power and maximize functionality. ”
试用评估任何一款EDA软件