您花了多少时间创建寄存器（Register）设计文件和验证环境，是否可以有集中自动化的方式来保存和追踪这些寄存器的设计文件和验证环境?如何在规范、设计和验证之间架起桥梁?

IDesignSpec帮助IP/SoC 设计架构师和工程师为寄存器创建可执行规范，并自动生成软件团队和硬件团队的可使用的输出文件。IDesignSpec的特殊创新是通过简单的word、Excel，LibreOffice 或text等基于行业标准格式SystemRDL,RALF或IP-XACT 来管理register的规格。IDesignSpec可以很容易的获取特殊寄存器、信号、中断等信息，并且生成可综合的RTL，UVM模型，C/C++ hearder，HTML或PDF。

关键好处

•统一各个SoC组，从一个黄金规范开始工作

•控制规范中的变更，使其流向相关的设计和验证元素

•基于10000多个寄存器行为组合为RTL、UVM和C代码指定属性

•参数化输出代码，最大限度地提高对多种配置的可重用性，并满足特定的需求

 

寄存器的输入

 

提供用户友好的模板，可以作为Word, Excel, OpenOffice Calc或FrameMaker的插件，在这些通用软件中指定Register的各种信息。可以创建简单的寄存器和复杂的层次化寄存器管理结构，以便将大型SoC设计划分为可管理的子块。这些子块用符号来表示，设计并且连接在一起。这种方法使您能够与大型团队并行处理设计的不同部分。

 

代码生成

基于目标规范，各种SoC团队可以通过GUI或命令行使用高性能代码生成器。为寄存器生成RTL代码(VHDL、Verilog、SystemVerilog或SystemC)，代码可读性好，具有易于追踪的注释。RTL还包括一个总线slave和一个特定总线协议的解码器(AHB、APB、AXI、axis - lite或专有的)，确保应用程序逻辑立即连接到总线。生成的UVM寄存器模型包括寄存器数组、内存、间接访问寄存器、FIFO寄存器和覆盖率、约束模型和hdl_path。用户可以使用我们流行的Velocity模板和TCL API定制各种输出，使您能够满足RTL、c++类、验证代码和文档的各种需求。

 

专用寄存器

UVM库包含一些常用的特殊示例寄存器，如间接寄存器、索引寄存器、别名寄存器和RO/WO寄存器。但今天的SoCs需要更专业的寄存器行为来满足各种各样的需求HW / SW接口需求。IDesignSpec支持20多种特殊功能寄存器包括影子，锁定，触发缓冲区，中断，计数器或外部的。

 

文档生成可定制的文档生成器可以输出这样的文件格式作为HTML、PDF、自定义PDF、.doc、.xls、DITA、IP-XACT、SystemRDL或ARMCMSIS。

越来越多公司开始采用C++编写参考模型，尤其是对算法要求较高的CPU/GPU/AI/DSP等整数和浮点设计，都会有对应的C模型。对同一个功能模块，用不同的语言，由不同的人员分别实现，可以尽量避免犯同样的设计错误。然后通过co-simulation，比较两个实现的功能是否一致来发现设计中的问题。通常这种测试方法结合UVM框架下实现。

 

目前，RTL功能验证基本上还是random simulation，随机产生输入向量，检查输出跟提前用其它方式计算好的结果是否一致。或者是co-simulation，比如通过UVM框架对C和RTL的实现同时跑随机产生的输入向量，然后检查两个实现的输出结果是否相等。这种方式存在以下缺陷：

1、输入向量基本上是完全随机的或者简单的constraint random。完全遍历所有输入组合不现实。

2、因为无法遍历所有输入组合，通常只能依赖于覆盖率统计，比如行覆盖、分支覆盖是否有提升来评估代码的质量。现实中因为代码不可达，实际覆盖率不可能达到100%。

3、覆盖率的提升只能提高对设计功能正确的信心，但无法保证有cornel case没有测试到。

4、很难用这种方式复现现有的bug，有针对性地造一个特殊的场景case。

形式化验证的出现弥补了随机仿真不完备的问题，通过对源代码分析和建模，使用定理证明和约束求解的方式证明属性在所有求解空间下是否都满足。如果属性不满足，还可以自动生成输入向量，用于复现该问题。

对于unit level的设计，其实完全可以使用形式化验证技术证明两个设计的等价性。ATEC ( A Tool for Equivalence Checking) 是一款形式化验证工具，可用于验证C/C++ vs RTL，RTL vs RTL，C/C++ vs C/C++的等价性。ATEC适用于Unit Level或Super Unit Level模块的验证。ATEC有以下突出的优势和特点：

1.  支持C/C++作为参考模型。

2.  可以用boolean formula约束设计的行为，描述直接自然。

3.  对于两个C/C++/RTL设计，证明在约束范围内的输入，功能都等价。

4.  如果被证明不等价，自动生成输入向量，比如testbench。

5.  除了用于证明完全等价，还能用于证明输出结果在一定误差范围内。

6.  利用自动生成输入向量的功能，很容易用于复现现有的bug。

 

ATEC最核心的模块。包括问题的建模以及后端求解引擎。

1. 支持C-RTL、C-C、RTL-RTL的等价性验证。

支持C/C++/Verilog编写的模型互相之间的等价。

2. 提供IEEE754浮点黄金参考模型（golden model），支持浮点运算。

对于FPU的RTL设计，可以直接用ATEC验证是否满足IEEE754标准。ATEC自带的参考模型在多家芯片设计厂商抓到过RTL的bug。

3. 提供常用的数学函数，比如fabs/pow/sqrt。

可以直接使用常用的数学函数。

4. 支持Clockgating的验证，完备验证gating enable/disable的功能一致性。

为了解决耗电问题，通常使用clock gating的技术将部分逻辑暂时关闭。使用ATEC可以完备地验证clock gating的正确性。

5. 证明失败的assertion，可自动生成复现的trace，以testbench的形式给出（可自由选择仿真器）。

失败的断言自动生成反例。默认自动打开波形，方便debug。

6. 支持blackbox，合理使用black box可验证更大的Design。

Black box是一种分而治之的验证方法。对于已经验证的子模块，可以使用black box将这部分逻辑化简，从而可验证更大的Design。

7. 支持多个不同频率的clock，支持clock domain。

可以设置多个clock，其中一个作为基准clock，其它clock用基准clock的频率关系表示。

8. 支持SVAcover property的验证。

对于感兴趣的行为，可以使用cover property描述，ATEC将自动检查和生成对应的trace。

9. 支持简单的SVAassume property，支持SVA assert property的验证。

可以支持简单的SVA。

10. 支持集群并行运算，充分利用计算资源，节省运行时间。

可利用bsub集群，将任务分散到集群中不同机器上执行。

11. 支持Floatinglicense，局域网内共用license。

支持浮动license，只需要在一台机器上启动license。

12. 支持booleanformula的验证，包括>/>=/</<=，可验证误差可控，不要求必须完全等价。

虽然称为等价性验证工具，实际上任何boolean formula都可以验证。常见的比如浮点结果的误差在0.000001。

13. 可约束Design的行为（输入以及输入之间的关系约束），例如输入的值大于0小于8。

可以用接近自然语言的描述约束Design的行为。

14. 支持不同latency的两个RTL的验证。

可以验证用不同算法、pipeline实现的两个RTL的等价。比如一个固定在第4个时钟上升沿出结果，一个在第2～3个时钟上升沿出结果。

15. 支持条件等价，例如valid为1时才比较输出等价。验证等价时，可以指定前提条件。

SimXact 门级不定态自动修复解决方案

 

产品简介 

Simxact门级不定态自动修复解决方案SimXact致力于解决在门级验证的时候，存在于设计仿真的不定态的问题。它分析设计逻辑和进行仿真跟踪，在仿真过程中，实时纠正仿真器不定态悲观（X-pessimism）处理方式造成的fales-x，并产生行为级的X-pessimism问题的解决方案，利于其他仿真或者回归测试使用。针对于真实的不定态（real-x）的问题，Simxact可以记录其传播路径，为后续调试不定态提供便利。

SimXact使用形式验证的方法，在仿真过程中，分析设计的结构和当前仿真结果，可以自动生成用于修复门级仿真不定态悲观问题的行为代码。它追踪仿真的结果，寻找一个导致假的不定态的电路，然后生成一个有条件的强制赋值或者释放代码，以替换不定态信号为正确常量值。该特性允许门级仿真产生正确的结果，并且保证不会掩盖设计真正的问题，因为此常量值是由SimXact的形式引擎验证获得的。

 

SimXact的主要功能和特点：

随着数字设计规模的不断扩大，设计的复杂度也迅速提升,从而造成设计验证的难度也呈几何级增长。尤其是在门级进行验证的话，会面临许多的挑战。

不定态的分析和修复是是门级仿真最常见的问题，处理不定态的问题非常耗费时间、资源和人力的。通常会有大量的不定态存在于门级的仿真中，分析和修复这些不定态的问题是个巨大的挑战。不定态(Xs)可能存在于未初始化的寄存器或多电压域设计中的模块被关闭，或者来自第三方的IP，甚至于标准单元库中的真值表有问题。由于在门级仿真的时候，仿真器对不定态的处理都采用比较谨慎和悲观的处理，所以在进行逻辑仿真的时候，不定态的状况不能正确地被处理，从而产生大量的所谓的false x，又导致仿真无法进行甚至掩藏设计中真实的不定态问题。传统的方式是针对于未初始化的寄存器赋予一个特定的值0或者1，或者是他们的随机组合。这样的方式存在一个很大的风险，他有可能讲真的不定态的问题给掩盖掉，从而造成芯片的失效。    SimXact主要功能是致力于解决这个门级仿真的不定态问题。

通常下图的逻辑电路，reg1的值是x，表示它可能是1，也可能是0.但是无论这个值是0或者1， g6的输出都是0.但是在门级仿真的时候，仿真器处理不定态的方式比较悲观，所以他会在g6的输出值设定为x，从而造成仿真结果的不正确。

 

Simxact的做法是仿真的时候，当检测到g6的输出值为x的时候，它会利用形式验证技术去捕捉产生x的相应的扇入（fan-in）电路，从而判断这个x是一个false

X还是real-x。如果是real-x则记录x的传播路径，方便用户发现x的原因。如果是false-x，则在仿真的时候设置正确的0/1常量值，并且可以产生对应的verilog代码。

always @(g1.o or reg1.q or g2.o)    if (g1.o === 1’b1 && reg1.q === 1’bx &&            g2.o === 1’b1)       force g6.o= 1’b0;    else       release g6.o;

    Simxact的修复代码没有放在reg1这个地方，因为在reg1里的X是一个real x。如果reg1输出到其他逻辑，“修复”reg1可能会掩盖其他X错误。

 

    Simxact通过这种做法，从而保证门级仿真的仿真精度和不会由于false x造成仿真中断，也不会遗漏设计中真正的x的bug。生成的代码可以用于后续的项目仿真或者回归测试。

 

    对于real-x，在门级进行调试是一件非常痛苦的事情，常常会因为一个x的问题，调试几周甚至更长的时间。Simxact可以记录real-x的传播路径，与第三方调试工具verid结合，协助工程师缩短追踪时间到几个小时，大大节省调试时间。

Simxact也可以对real-x问题在仿真的时候，进行自动的常量值设置，这样的好处在于让仿真继续跑下去。这个功能生成一个比所有寄存器都设置初始值小得多的寄存器列表，这降低了随机赋值掩盖真实问题的风险。小的赋值列表也会使调试不定态的问题更容易:只需要对列表里面的寄存器进行检查。

    在0-delay的门级仿真通常碰到的另外一个问题是竞争冒险的问题。当时钟和数据发生变化在同一时间，就可能会出现竞争（racing conditions）的情况。在RTL模拟中，非阻塞赋值可以用来解决这个问题。在门级仿真，时序单元通常是通过SUDPs来建模的，所以这个问题可能出现。这个问题被时钟门控（clock gaters）进一步恶化了。时钟门控会改变下游时钟钟事件发生的顺序。在混合级别的模拟中也会出现竞争冒险的状况。从rtl/行为级别的模型到门级的网表，或者反之亦然。因为RTL / behavior级的模型通常有0-延迟。

    传统做法是手工修改标准库里面的SUDPS的参数，增加延时，来避免竞争冒险的问题。传统的做法在于人工的修改会出现问题，需要多次的反复才能获得正确的修改结果。另外，由于修改了标准单元库的参数，所以需要维护多个不同版本的单元库用于不同的设计流程，因而容易造成管理标准单元库的版本过多，不容易维护。

    Simxact可以分析netlist来区分时钟路径和数据路径来产生一个假的SDF（Pseudo-SDF）文件。时钟路径上的时序单元应该有0或一个小的延迟，而数据路径上的时序单元应该会有更大的延迟。这样的话，时钟和数据就不会同时更改，并且匹配RTL行为。将SDF反标回网表就可以轻松实现门级0-delay的仿真和混合层次的仿真。Simxact也可以在真实的SDF文件反标的仿真中，进行不定态的修复和其他功能的使用。

   

    Simxact的主要功能：

• 在门级仿真过程中，自动修复组合逻辑的false-x带来的仿真问题，并产生相应的剔除false-x的源代码。
• 在门级仿真过程中,自动修复时钟门控（Clock Gater ）电路逻辑的false-x带来的仿真问题，并产生相应的剔除false-x的源代码
• 在门级仿真过程中,自动修复时序逻辑（sequential false Xs）的false-x带来的仿真问题， 生成BLIF格式文件用于追踪。
• 在门级仿真过程中，自动设置real-x的常量值，是仿真继续运行，并产生一个需要赋值常量的寄存器清单。
• 在门级仿真过程中，可以记录real-x的传播路径。当仿真停止时候，可以分析real-x的传播路径，快速发现X的源头，提高调试效率。
• 分析门级网表，产生Pseudo-SDF来用于解决门级0-delay的竞争冒险问题。
• 可以用于Power-Aware 的设计中，由于某个模块关闭造成的不定态的问题。
• 可以用于0-delay和带真实SDF的门级仿真。
• 可以监控仿真和和报告设计中常见的不定态问题。
• 可以追踪毛刺（glitches）导致的不定态问题。
• 可以分析网表，生成未寄存器，锁存器、SUDP或者所有时序单元的deposit文件，用于仿真的时候未复位的时序单元赋值。
• 可以设置被测试模块的端口（port）常量值，阻止从其他模块或者IP传递过来的不定态。
• 可以读入仿真结果（fsdb），作为参考结果，快速地进行不定态的分析，修复和追踪
• RTL代码存在的delay line，可以快速转换到0-delay门级仿真的SDF。
• 支持多线程和多机器的并行计算方式。

 

    Simxact支持主流的仿真器，包含cadence、Synopsys和Mentor的仿真工具，通过PLI的方式与仿真器连接，进行门级不定态的分析、修复。Simxact也可以与第三方调试工具verdi相结合，可以在verdi的调试界面里面显示Simxact的运行结果，便于工程师进行不定态原因的分析。

    Simxact还可以对门级仿真可能存在的问题做检查，如下图：

在0-delay的仿真中，DFF2不会锁住DFF1的新值，因为两个时钟都发生在同一时刻。

但是在真正的硬件和反标了sdf的仿真中，DFF2将会锁定DFF1传递过来的值。这可能导致0-delay仿真失败。给定一个由用户提供的逻辑级别P，Simxact检查到M-N>P的寄存器配对存在的时候，将其报告为潜在的问题。

    Simxact执行静态结构分析，以识别没有驱动或有多个的net信号。这个分析不同于仿真器发出的编译警告。Simxact实际报告的是那些扇出逻辑有包含寄存器或者行为模块的未驱动的net信号，从而忽视掉那些未用到的没有驱动的net信号。另外，Simxact识别的未驱动的寄存器管脚，包括异步输入、同步数据输入和时钟类型。这对于调试非常有用。

    Simxact提供的小工具可以检查和监测多达16种情况，来协助工程师在仿真的时候发现可能存在的问题。

 

Simxact的使用流程:

 

    在运行SimXACT之前，可以执行预设置分析，以确保运行SimXACT的正确配置。如果在0-delay的仿真中存在竞争冒险，可以让SimXACT生成一个pseudo SDF用于消除竞争冒险。

SimXACT流程如下:

1．使用SimXACT的自动监控器和自动修复功能运行门级仿真。产生用于修复不定态的源代码。

2．检查仿真结果，检查是否还有不定态的问题导致仿真失败。

3．如果仿真结果没问题，那么产生的源代码可以用于后面同样设计的门级仿真项目。

4．如果仿真结果有问题，分析是否有real-x造成仿真失败。

5．对不同的测试用例重复1-3步骤，合并所产生的修复源代码

 

Simxact的案例分享:

 

某公司网络芯片：

• 设计包含2090058 寄存器和锁存器
• 所有的未初始化的寄存器全部设置为数值0,仿真通过

• 需要设置445854 个寄存器

• 所有的未初始化的寄存器不做处理,仿真失败
• 利用SimXACT去跑仿真, 仿真失败。

• 运行时间: 2个小时
• 产生大约33000修复代码

• Simxact仿真失败，进行问题的分析，发现设计的bug

• Real-X的问题被掩盖，由于在RTL级别仿真器处理X的方式比较宽松
• 客户RTL 代码:
  • if ((pa1_detect_var[I] | exclude_byte_d2) & pa1_detect_var[I+8] | exclude_byte_d2...)
    search_result[I] <= 1'b1;
     else
       search_resultI] <= 1'b0;
• 因为pa1_detect_var is X, search_result 应该也是 X
• 然而, 在RTL级的仿真， search_result会被赋值0
• 进一步分析可以得知，当这个X赋予一个特定值， search_result信号值实际能够变成“1”。

从上面那里可以看出，当使用传统方式将所有未初始化的寄存器赋予一个特定的值，会将设计中的bug掩盖掉。而使用Simxact，可以将这个问题很容易的挖掘出来，并提供快速的方法去找到这个问题的源头。

 

Simxact的竞争对手分析：

   SimXact在帮助客户解决门级仿真的不定态问题和不定态相关问题的这一领域，并没有直接的竞争对手。其他工具都是在RTL阶段去解决一些不定态的问题，但是这些工具不能解决：

• 由于RTL阶段处理不定态的宽松方式而带入到门级不定态问题。
• 不能解决逻辑综合和物理综合带入的不定态问题
• 网表ECO修改后导致的新的不定态问题
• 标准单元库的真值表的不定态问题
• 来自UPF结构的不定态问题
• 来自DFT结构的不定态问题
• 第三方IP带入的不定态问题

    传统方式需要大量的资源投入到这些问题的处理上，并且不能够完美的解决掉可能存在的不定态问题，从而导致芯片存在问题。因此需要Simxact这样的工具协助工程师在门级仿真的时候正确处理不定态的问题，从而确保设计的正确性。

 

总结：

    SimXACT与仿真工具一起运行，并提供了广泛的功能致力于解决门级仿真遇到的问题。它最重要的功能是解决门级仿真中各种原因造成的不定态问题，帮助客户完美解决传统方式不能解决的不定态问题，从而保证设计的正确性和稳定性。